ceas digital cu alarma VHDL

Buna ziua!
Am de facut un proiect pentru facultate despre  un ceas programabil, care poate fi oprit, pornit,setat la o ora dorita si  cu alarma.Acesta nu trebuie probat pe placa, doar in simulator(Active hdl).Problema mea este ca nu am idee cum as putea / ce cod ar trebui sa scriu pentru a merge fara oprire..ca un ceas..si ma rog, apoi sa se modifice semnalul la alarma..

Ai la dispozitie oricum un clock (semnal de tact(?!?)) a carui frecventa o stii. Tot ce trebuie sa faci e sa convertesti ciclurile in format clasic.

 madalina08, on 01 aprilie 2017 - 10:00, said:

Eu cand proiectam circuite  logice combinationale, foloseam countere(numaratoare) binare pe N biti.Deci ceasul tau de fapt are niste numaratoare programabile pe N biti, care pot fi resetate , tinand cont ca fiecare numarator are propriu registru de stare care memoreaza starea sa pe N biti la un moment dat.
1)
Vezi ca trebuie sa ai prin cursurile predate, capitolul de numaratoare pe N biti, mai ales proiectarea acestora si registrele lor de stare.
Uite aici cum arata diagrama de semnal de tact pt numaratoare binare asincrone(figura 4.2):
http://ep.etc.tuiasi...numaratoare.pdf

2) Ca sa-ti dau o idee: ceasul digital pe care il are de fapt in componenta sa  3 numaratoare binare:
un numarator pt ore, unul pentru minute, unul pentru secunde.
Ideea de baza este urmatoarea:
Cand numaratorul pentru secunde ajunge la 59 , atunci incrementeaza numaratorul de minute cu 1 , si se reseteaza numaratorul de secunde.
Cand numaratorul de minute ajunge la randul sau la 59 , atunci incrementeaza numaraturl de ore cu 1 , si se reseteaza
Cand numaratorul de ore ajunge insa la 24 atunci se reseteaza toate numaratoarele la zero.
Evident ca fiecare numarator va memora starea sa binara , deci cand ne referim la valori de 59, 24 evident ca ne referim la interpretarea lor  binara.

3) Starea binara a unui numarator pe N biti este reprezentata de registru sau evident pe N biti, unde fiecare bistabil stocheaza bitul de zero logic  sau bitul de 1 logic. In functie de ceasul de tact (vezi figura 4.2 din documentatia de mai sus) starea bistabililor poate fi modificata. Ta da.
Mult Succes.

Edited by lightpoint, 05 April 2017 - 10:17.

LE: mi-am amintit intre timp ceva important: la fiecare semnal de ceas se compara starea fiecarui registru cu starea binara de referinta stocata in alt registru cu bistabili.Comparatia se face prin intermediul unui circuit de comparare(vezi cursul tau , capitolul comparatoare).Fiecarui numarator i se repartizeaza un comparator si un registru de referinta a carui configuratie de bistabili reprezinta in binar, valorile de referinta de mai sus : 24, 59;
Evident comparatorul compara referinta cu valoarea curenta din registrul numaratorului

Edited by lightpoint, 05 April 2017 - 13:50.